IT之家11月15日消息在为期三天的年虚拟闪存峰会期间，NEO半导体首席执行官兼创始人许志安（AndyHsu）进行了详细的演讲，介绍了该公司全新X-NAND闪存架构，该架构有望将SLC闪存的速度与QLC的密度和低价格相结合。NEOSemiconductor于年在加利福尼亚州圣何塞成立，并拥有20项与存储器相关的专利。该公司于年首次公开了其X-NAND技术，作为面向AI和5G新兴市场的存储解决方案，他们现在已经分享关于该技术的更多细节。▲图源TomsHardware，下同X-NAND承诺将提供顶级性能：该公司声称其随机读取和写入工作量比QLC闪存快3倍，并且在顺序读取和写入工作量方面分别超出27倍/14倍（请参见上图）。这是通过更小的裸片实现的，该裸片的尺寸约为16平面设计的尺寸的37%（见下图）。这里可以灵活制定，可以根据需要的速度减小芯片尺寸。尽管如此，X-NAND仍在较小的外形尺寸下提供了较高的并行度，就像在智能手机或M.2驱动硬盘中那样。该公司还声称，可以在不影响耐用性或成本的情况下实现这一目标，而且消耗的功率非常少。随着NAND市场转向价格更便宜但速度更慢的闪存以提高密度（例如，从3位TLC到4位QLC），性能和耐用性从本质有所降低，且读取和写入延迟增加，这可能会降低顺序写入性能。这对于数据中心和NAS应用程序影响极大。而消费级的QLC硬盘严重依赖SLC缓存，该缓存由部分以单位模式运行的本地闪存组成。但是，在企业工作负载中很难有足够的时间让你将写入数据从SLC缓冲区迁移到主QLC存储中。取而代之的是，X-NAND通过同时进行SLC和QLC写入模式（请参见下图），为闪存提供了一种保持SLC性能的方法。他指出，高密度闪存正以极快的速度增长，理由是（西数）WesternDigital到年将有50%的QLC份额。他对X-NAND的目标是确保它使用传统的NAND工艺，至少没有结构上的变化，因此不会有额外的成本，以当前的NAND为基础，采用快速采样作为解决方案进行开发。该策略旨在加速QLC的应用，特别是对于数据中心，因为flash的性能不再远远落后于I/O速度。此外，X-NAND编程和擦除策略的设计，以大幅提高耐用性，使其寿命超过QLC闪存(见下图)。X-NAND通过将每个平面的16KB页面缓冲区变为每个平面的1KB页面缓冲区来实现这些特性，但平面的大小可以做到16倍。一个平面（plane）是闪存的最小单位，每个闪存die有一个或多个平面。页缓冲区在总线和闪存之间保存传输中的数据，比如读写数据。闪速模被分割成包含位线或单元串的平面(见上图)，因此平面分割可以减少位线的长度，这有助于提高性能。而当X-NAND在读取或验证程序时，可通过屏蔽相邻位线以减少相应的建立时间(见下图)，这进一步增强了这种技术，使得写入性能提高。X-NAND有六个主要特性:多位行写、多平面QLC编程、程序挂起、多bl读取、单锁存QLC读取，以及前面提到的SLC/QLC并行编程。根据实现的不同，这可以极大地提高程序吞吐量，因为可以在编程序列中使用多个平面。使用多个存储单位可允许同时进行SLC和QLC编程，确保SLC页面永远不会满，同时数据可以以SLC速度编程到QLC页面。程序可疑功能将允许使用内部共享的页间缓冲区数据线或I/O总线来尽可能减少延迟。通过使用平面锁存每个位线的读取来改进读取，并由于高电容而得以用非破坏性的方式像DRAM一样刷新数据。IT之家提醒，虽然愿景很美好，但该技术到实现可能仍需要不短的时间。


转载请注明地址:http://www.shenghesaia.com/shsdt/12203.html